<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.7.2" version="1.0">
  This file is intended to be loaded by Logisim-evolution v3.7.2(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="appearance" val="classic"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7"/>
  <lib desc="#Base" name="8"/>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool"/>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop"/>
    <tool lib="4" name="Register"/>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(320,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="s_1"/>
    </comp>
    <comp lib="0" loc="(550,70)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="o"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(70,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="i_1"/>
    </comp>
    <comp lib="0" loc="(70,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="i_2"/>
    </comp>
    <comp lib="0" loc="(70,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="i_3"/>
    </comp>
    <comp lib="0" loc="(70,70)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="i_0"/>
    </comp>
    <comp lib="0" loc="(80,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="s_0"/>
    </comp>
    <comp loc="(310,160)" name="mux_2"/>
    <comp loc="(310,70)" name="mux_2"/>
    <comp loc="(550,70)" name="mux_2"/>
    <wire from="(310,70)" to="(330,70)"/>
    <wire from="(310,90)" to="(310,160)"/>
    <wire from="(310,90)" to="(330,90)"/>
    <wire from="(320,110)" to="(320,290)"/>
    <wire from="(320,110)" to="(330,110)"/>
    <wire from="(70,100)" to="(80,100)"/>
    <wire from="(70,130)" to="(90,130)"/>
    <wire from="(70,160)" to="(70,180)"/>
    <wire from="(70,180)" to="(90,180)"/>
    <wire from="(70,70)" to="(90,70)"/>
    <wire from="(80,110)" to="(80,200)"/>
    <wire from="(80,110)" to="(90,110)"/>
    <wire from="(80,200)" to="(80,290)"/>
    <wire from="(80,200)" to="(90,200)"/>
    <wire from="(80,90)" to="(80,100)"/>
    <wire from="(80,90)" to="(90,90)"/>
    <wire from="(90,130)" to="(90,160)"/>
  </circuit>
  <circuit name="mux_2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="mux_2"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(230,90)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="result"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(90,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(90,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="sel"/>
    </comp>
    <comp lib="0" loc="(90,60)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(150,110)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(150,70)" name="AND Gate">
      <a name="negate1" val="true"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(220,90)" name="OR Gate">
      <a name="size" val="30"/>
    </comp>
    <wire from="(100,120)" to="(100,140)"/>
    <wire from="(100,120)" to="(120,120)"/>
    <wire from="(100,80)" to="(100,120)"/>
    <wire from="(100,80)" to="(110,80)"/>
    <wire from="(150,110)" to="(170,110)"/>
    <wire from="(150,70)" to="(170,70)"/>
    <wire from="(170,100)" to="(170,110)"/>
    <wire from="(170,100)" to="(190,100)"/>
    <wire from="(170,70)" to="(170,80)"/>
    <wire from="(170,80)" to="(190,80)"/>
    <wire from="(220,90)" to="(230,90)"/>
    <wire from="(90,100)" to="(120,100)"/>
    <wire from="(90,140)" to="(100,140)"/>
    <wire from="(90,60)" to="(120,60)"/>
  </circuit>
</project>
